据悉，三星电子近日宣布，其最新的20nm工艺试验芯片的流片已经成功，这也是目前业内最先进的半导体制造工艺。
　　三星电子此番利用了美国加州电子设计自动化企业Cadence Design Systems提供的一体化数字流程RTL-to-GDSII。这套基于Encounter的流程和方法完全能够满足三星20nm试验芯片从IP集成到设计验证的复杂需求，包括Encounter数字部署系统、Encounter RTL编译器、Incisive企业模拟器、Encounter电源系统、QRC Extraction提取工具、Encounter计时系统、Encounter测试与物理验证系统、Encounter NanoRoute路由等等。
　　三星的试验芯片由ARM Cortex-M0微处理器和ARM Artisan物理IP组成，不过这颗20nm工艺制造的芯片到底包含了多少晶体管、核心面积上又有多大等信息目前并未透露。
　　另据了解，三星20nm工艺将使用第二代后栅极(Gate Last)和高K金属栅极(HKMG)技术，第二代超低K电介质材料，第五代应变硅晶圆，193毫米沉浸式光刻工艺。
　　虽然刚刚流片成功，但是三星已经向客户开放了其20nm早期工艺设计套装(PDK)，方便他们开始着手下一代新工艺产品的设计。
　　三星在芯片领域的工作其实已经深耕多年，之前就曾和Cadence公司有过深入合作，包括在IBM领导的Common Platform(通用平台)；联盟下的32/28nm工艺，以及低功耗HKMG技术等。